| Loại sách | Khoa học kỹ thuật - Nhiệt - Điện - Điện Tử - Tự động hóa |
| Tác giả | Nguyễn Minh Đức |
| Số trang | 424 |
| Kích cỡ | 14.5x20.5cm |
| Nhà xuất bản | Thành phố Hồ Chí Minh |
| Tìm theo vần | M |
| Hình thức bìa | Bìa mềm |
| Nội dung tóm tắt |
- Với sự phát triển mạnh mẽ của kỹ thuật điện tử và nhu cầu học tập, nghiên cứu ngày càng cao của học sinh, sinh viên cũng như giới chuyên môn, sách được biên soạn bao gồm 4 tập với các nội dung chính sau:
- Tập 1: Các mạch điện bộ trigger đếm số. Giới thiệu các chức năng và đặc tính của trigger, giới thiệu đặc điểm của từng loại trigger và cách vận dụng chúng, các phương pháp điều chỉnh, lắp ráp, chọn lựa linh kiện và các điểm cần chú ý khi chế tạo một số mạch thực dụng áp dụng mạch điện trigger.
- Tập 2: Mạch logic kỹ thuật số. Trình bày về các họ mạch logic kỹ thuật số, thiết kế logic tổ hợp, thiết kế mạch logic tổ hợp bằng cách sử dụng MSI, các Flip - Flop, thiết kế mạch logic trình tự.
- Tập 3: Các thiết bị điện sử dụng trong nhà bếp và nhà tắm. Giới thiệu về đặc tính, nguyên lý và cấu tạo của các loại bếp điện nhiệt: ấm điện, nồi cơm điện, bếp điện, lò nướng điện, máy nước uống nóng lạnh…; cách sử dụng, bảo quản và phương pháp xử lý các hỏng hóc thường gặp.
- Tập 4: Bộ vi xử lý - Thiết kế bằng máy tính các hệ thống kỹ thuật số. Trình bày những vấn đề cơ bản của bộ vi xử lý với công cụ được chọn điều hành là bộ Intel 5055 A 8 bit cùng với cơ cấu, hoạt động và lập trình; các mảng logic lập trình với các công cụ CAD (Computer Aided Design) ứng dụng trong thiết kế hệ thống kỹ thuật số.
|
| Mục lục |
CHƯƠNG 1: CÁC HỌ MẠCH LOGIC KỸ THUẬT SỐ
1.1 Giới thiệu
1.1.1 Các họ mạch logic lưỡng cực
1.1.2 Các họ mạch logic đơn cực
1.2 Các đặc trưng của các IC kỹ thuật số
1.2.1 Tốc độ hoạt động
1.2.2 Sự hao phí công suất
1.2.3 Chỉ số giá trị
1.2.4 Hệ số phân đầu ra
1.2.5 Các tham số cường độ dòng điện và điện áp
1.2.6 Tính miễn nhiễm tiếng ồn
1.2.7 Nhiệt độ hoạt động
1.2.8 Các yêu cầu về nguồn điện
1.2.9 Các tính năng đa dạng có sẵn
1.3 Logic điện trở transistor (RTL)
1.3.1 Hoạt động logic
1.3.2 Những điều cần xem xét về tải
1.3.3 Các lề tiếng ồn
1.3.4 Thời gian trì hoãn của sự truyền tải
1.3.5 Logic nguồn dòng điện
1.3.6 Logic quấn dây
1.4 Mạch logic transistor ghép trực tiếp (DCTL)
1.5 Mạch logic phun tổ hợp (I2L)
1.5.1 Bộ đảo I2L
1.5.2 Cấu hình I2L
1.5.3 Chế tạo I2L
1.6 Mạch logic điốt transistor (DTL)
1.6.1 Một hoạt động của cổng DTL
1.6.2 Sự trì hoãn về truyền tải
1.6.3 Mạch logic của bồn dòng điện
1.6.4 Mạch logic quấn
1.6.5 Cổng DTL NAND tích hợp được chỉnh sửa
1.7 Mạch logic ngưỡng cao (HTL)
1.8 Mạch logic transistor - transistor (TTL)
1.8.1 Hoạt động của cổng NAND TTL
1.8.2 Đầu ra đòn bẫy hoạt động (Active Pull-up)
1.8.3 Nối kết AND quấn (Wired-AND)
1.8.4 Đầu ra cực góp mở
1.8.5 Các đầu vào không được nối kết
1.8.6 Các điốt kẹp
1.9 TTL Schottky
1.10 Các chuỗi TTL 5400/7400
1.11 Mạch logic ghép cực phát (ECL)
1.11.1 Hệ số phân đầu ra
1.11.2 Mạch logic OR quấn
1.11.3 Các đầu ra của cực phát mở
1.11.4 Các đầu vào không được nối kết
1.11.5 Các họ ECL
1.12 Tạo mặt phân cách ECL và TTL
1.12.1 Bộ dịch TTL sang ECL
1.12.2 Bộ dịch ECL sang TTL
1.13 Mạch logic MOS
1.13.1 Các cổng NAND và NOR MOSFET
1.13.2 Hệ số phân đầu ra
1.13.3 Thời gian trì hoãn của sự truyền tải
1.13.4 Sự hao phí công suất
1.13.5 Các đầu vào không nối kết
1.14 Mạch logic MOS
1.14.1 Bộ đảo CMOS
1.14.2 Các cổng NAND và NOR của CMOS
1.14.3 Cổng truyền CMOS
1.14.4 Lề của tiếng ồn
1.14.5 Các đầu vào không nối kết
1.14.6 Mạch logic quấn
1.14.7 Các đầu ra máng mở
1.14.8 Các chuỗi CMOS 54C00/74C00
1.15 Tạo bề mặt phân cách CMOS và TTL
1.15.1 CMOS vận hành TTL
1.15.2 TTL vận hành CMOS
1.16 Tạo mặt giao tiếp CMOS và ECL
1.17 Mạch logic ba trạng thái
1.17.1 Bộ đảo TSL
1.18 Tóm lược
Câu hỏi ôn tập
Bài tập
CHƯƠNG 2: THIẾT KẾ LOGIC TỔ HỢP
2.1 Giới thiệu
2.2 Các cách trình bày chuẩn cho các hàm logic
2.3 Cách trình bày biểu đồ Karnaugh của các hàm logic
2.3.1 Cách trình bày bảng chân trị trên K-map
2.3.2 Cách trình bày dạng SOP chuẩn trên K-map
2.3.3 Trình bày dạng POS chuẩn trên K-map
2.4 Đơn giản hóa các hàm logic bằng cách sử dụng K-map
2.4.1 Gom nhóm hai ô nằm kề nhau
2.4.2 Gom nhóm bốn ô kề nhau
2.4.3 Gom nhóm tám ô kề nhau
2.4.4 Nhóm 2, 4, và 8 chữ số zero kề nhau
2.5 Cực tiểu hóa các hàm logic được chỉ định trong minterm, maxterm hoặc bảng chân trị
2.5.1 Cực tiểu hóa dạng SOP
2.5.2 Cực tiểu hóa dạng POS
2.6 Cực tiểu hóa các hàm logic không được chỉ định trong các số hạng minterm/maxterm
2.7 Các điều kiện “không ràng buộc” (Don’t care)
2.8 Các ví dụ về thiết kế
2.8.1 Mạch số học
2.8.2 Bộ giải mã BCD - sang - 7 - đoạn
2.9 Sự đơn giải EX-OR và EX-NOR của các giản đồ K
2.9.1 Các phần tử chéo và phần tử Offset của các nhóm chữ số 1
2.10 Các giản đồ K năm và sáu biến
2.11 Kỹ thuật cực tiểu QUINE-McCLUSKEY
2.12 Tóm lược
Câu hỏi ôn tập
Bài tập
CHƯƠNG 3: THIẾT KẾ MẠCH LOGIC TỔ HỢP BẰNG CÁCH SỬ DỤNG MẠCH MSI
3.1 Giới thiệu
3.2 Các bộ dồn kênh và công dụng của chúng trong thiết kế mạch logic tổ hợp
3.2.1 Bộ dồn kênh (bộ đa lộ)
3.2.2 Thiết kế logic tổ hợp bằng cách sử dụng nhiều bộ dồn kênh
3.2.3 Cây của bộ dồn kênh
3.3 Bộ khử dồn kênh/bộ giải mã và công dụng của chúng trong thiết kế logic tổ hợp
3.3.1 Bộ khử bộ dồn kênh
3.3.2 Cây của bộ khử bộ dồn kênh
3.4 Các bộ cộng và công dụng của chúng khi được dùng làm bộ trừ
3.4.1 Bộ cộng với số mang sang đằng trước
3.4.2 Sắp xếp các bộ cộng
3.4.3 Thực hiện phép trừ bằng cách sử dụng bộ cộng
3.5 Số học BCD
3.5.1 Bộ cộng BCD
3.5.2 Bộ trừ BCD
3.7 Các bộ so sánh kỹ thuật số
3.8 Bộ tạo/bộ kiểm tra tính chẵn lẻ
3.9 Các bộ đảo mã
3.9.1 Bộ đảo BCD sang nhị phân
3.9.2 Bộ đảo nhị phân sang BCD
3.10 Các thiết bị mã hóa ưu tiên
3.10.1 Thiết bị mã hóa thập phân sang BCD
3.10.2 Thiết bị mã hóa bát phân sang nhị phân
3.11 Bộ giải mã/bộ vận hành dành cho các thiết bị hiển thị
3.11.1 Bộ giải mã/bộ vận hành BCD sang thập phân
3.11.2 Bộ giải mã/bộ vận hành BCD sang 7 đoạn
3.12 Tóm lược
Câu hỏi ôn tập
Bài tập
CHƯƠNG 4: CÁC FLIP-FLOP
4.1 Giới thiệu
4.2 Một ô bộ nhớ 1-bit
4.3 FLIP-FLOP S-R có định thời gian
4.3.1 Cài đặt lại và xóa
4.4 FLIP-FLOP J-K
4.4.1 Điều kiện vòng vo (Race - Around Condition)
4.4.2 FLIP-FLOP J-K kiểu chủ - tớ
4.5 FLIP-FLOP kiểu D
4.6. FLIP-FLOP kiểu T
4.7 Bảng kích thước FLIP-FLOP
4.8 Thiết kế FLIP-FLOP được định thời gian
4.8.1 Chuyển đổi từ một kiểu FLIP-FLOP sang một kiểu khác
4.9 Các FLIP-FLOP kích khởi cạnh
4.10 Ứng dụng của FLIP-FLOP
4.10.1 Công tắc triệt tiêu bounce
4.10.2 Bộ ghi
4.10.3 Các bộ đếm
4.10.4 Bộ nhớ truy cập ngẫu nhiên
4.11 Tóm lược
Câu hỏi ôn tập
Bài tập
CHƯƠNG 5: THIẾT KẾ MẠCH LOGIC TRÌNH TỰ
5.1 Giới thiệu
5.2 Các bộ ghi
5.2.1Bộ ghi dịch chuyển (Shift Register)
5.3 Các ứng dụng của bộ ghi dịch chuyển
5.3.1 Đường trì hoãn
5.3.2 Bộ đảo nối tiếp sang song song
5.3.3 Bộ đảo song song sang nối tiếp
5.3.4 Bộ đếm số vòng
5.3.5 Bộ đếm vòng xoắn
5.3.6 Bộ phát sóng tuần tự
5.4 Các bộ đếm gợn sóng hoặc không đồng bộ
5.4.1 Các bộ đếm UP/DOWN
5.4.2 Các module của bộ đếm
5.4.3 Bộ đếm IC không đồng bộ nối tiếp 54/74
5.5 Các bộ đếm đồng bộ
5.5.1 Thiết kế bộ đếm đồng bộ
5.5.2 Sự khóa làm áp lực
5.5.3 Các IC của bộ đếm đồng bộ nối tiếp 54/74
5.6 Thiết kế mạch tuần tự được tạm thời
5.7 Các mạch tuần tự không đồng bộ
5.7.1 Các mạch tuần tự không đồng bộ đối chiếu với các mạch tuần tự đồng bộ
5.7.2 Ứng dụng của các mạch tuần tự không đồng bộ
5.7.3 Các chế độ máy tuần tự không đồng bộ
5.7.4 Phân tích máy tuần tự không đồng bộ
5.7.5 Thiết kế mạch tuần tự không đồng bộ
5.8 Tóm lược
Câu hỏi ôn tập
Bài tập
Trả lời các câu hỏi ôn tập
Trả lời cho các bài tập chọn lựa
|
